タグ別アーカイブ: マイクロストリップライン ビア インピーダンス Genesys 電磁界シミュレータ

ビアのあるマイクロストリップラインの特性解析 Part 6(まとめ)

Part 1からPart 5までで検討した内容をこのパートでまとめておきます。

1.ビアを介して層を渡るマイクロストリップラインのSパラメータを良くするためには、層を渡っているビアの近所にグランドビアを打つ。
2.グランドビアも、層を渡っているビアの近傍に2個対称に打つだけでは、Sパラメータ(特にS11とS21)の大きな改善が見られない(Part 3)
3.現在の所、マイクロストリップラインが層を渡るビアの近辺に対称に6個のビアを打った場合が最良の結果を得られる。
でした。
 今回シミュレーションしたマイクロストリップラインの構造をまとめておきます。
プリント基板の層構成
第1層:銅箔(t=40um)
誘電体:FR-4(Er=4.5、t=220um、tanδ= .0004)
第2層:銅箔(t=35um)
誘電体:FR-4(Er=4.5、t=930um、tanδ= .0004)
第3層:銅箔(t=35um)
誘電体:FR-4(Er=4.5、t=220um、tanδ= .0004)
第4層:銅箔(t=40um)
 
マイクロストリップラインの幅と長さ
幅 W=0.4mm
全長 L=40mm
 
ビアの直径とスルーホールの直径
ビアの直径 R=0.3mm
スルーホールの直径 r=0.2mm
 
グランドビアの配置寸法(図1の通り)
 
best_result_layout.jpg

 

図1 最良の結果を得ることができたグランドビアレイアウト(クリックで拡大)
 
 くどいですが、このレイアウトで得られたSパラメータ(S11とS21)を図2の示します。
 
6holes_via_through_L1_2_L4_Spara.jpg

 

図2 図1のレイアウトで得られたベストのSパラメーター(クリックして拡大)
 ここまでデータがそろったので、次回は実際にこ
の寸法でマイクロストリップラインを作ってみて、S11、S21の実測データがあうかどうか、検証してみたいと思います。
 最後になりましたが、Genesysを使わせていただき、さらに操作上の質問に対しても丁寧に対応していただいた、アジレントテクノロジー様(現:キーサイトテクノロジー様)に深く感謝いたします。
Part5に戻るには、ここをクリックしてください。

ビアのあるマイクロストリップラインの特性解析 Part 5

 Part4で紹介した、グランドビアはL2とL3を接続するだけにしていたのです。これは計算スピードを上げる為なのですが、このような構成を実際のプリント基板で作ろうとすると、とんでもないコストがかかります。

 
 そこで、ビアは、L1 – L2 – L3 – L4とまさに「貫通ビア」にする必要があります。その為には、ビアのパーツをグランドビアの所にあと2つ追加することにします。
 
 ビアのプロパティとして、どこの層からどこの層まで貫通させるか、というものがあるのですが、最初に追加したビアは、L1からL2まで(図ではM1からM2となっているが、MはMetalの略で、金属層のこと)の物1個(図1)とL3からL4までのもの1個(図2)です。L2からL3にわたるビアはそのまま使いました。なお、図1と図2では、それぞれのビアをずらして見やすくしてあります。
6holes_via_property.jpg
図1 L1からL2にわたる貫通ビアのプロパティ
6holes_via_property2.jpg
図2 L3からL4にわたる貫通ビアのプロパティ
 では、Part4の最後でベストの結果(共振点が無い)を出したグランドビアの配置(Part4の図5)はそのままで、L1からL4までの貫通ビアを、図2図3の要領で取り付けてシミュレーションした例を図4に示します。
6holes_via_through_L1_2_L4_Spara.jpg
図4 Part4の図5と同様のグランドビアの配列で、グランドビアをL1からL4まで全てに配置した場合
 
 残念ながら、2.7GHzと3.5GHz近辺に共振点が出てしまいました。これは、マイクロストリップラインの近傍に金属があるためでしょう。
 
 マイクロストリップラインがL1からL4へと遷移する近辺には、6つのビアがあり、そのビアの金属(特にグランドに接続されているビア)とマイクロストリップラインの相互の影響により、共振点が生まれた物を推察されます。
 
幸いなのは、それほど大きな共振点ではなく、おそらくこの程度ならシグナルインテグリティに影響はでないであろう、と言うことです。
 
 図4の特性よりももっと良い物が得られないかどうか、いろいろやってみましたが、Part4の図5ほどのものは得られず断念しました。 
 Part4に戻るには、ここをクリックしてください。          まとめはPart6で。

ビアのあるマイクロストリップラインの特性解析 Part 4

L1からL4へ遷移するマイクロストリップラインのビアには、縦方向に電流が流れるわけですが、この電流の戻り(リターン)を確保するため、その信号ラインビアの近辺にあるグランドにビアを設けることで、周波数特性(S11、S21)が改善することが分かりました。

 前回ではグランドのビアの数は2個でしたが、図1のように4個に増やしてみました。
4vias_nearby_via_of_msl.jpg
図1 L1からL4にわたるビアの近辺にあるグランドに4個のビアを打つ
 この状態のSパラメータ(S11、S21)は図2の通り。
4holes_nearby_VIA.jpg
図3 グランドビアを4個打った場合
 2個の時より若干ですが改善されています。さらにもう2個、つまり合計6個のグランドビアを打った状態を図3に示します。
6holes_nearby_VIA.jpg
図3 L1からL4にわたるビアの近辺にあるグランドに6個のビアを打つ
 この時のSパラメータの計算結果を図4に示します。
6vias_nearby_via_of_msl.jpg
図4 グランドビアを6個打った時のSパラメータ計算結果
 かなり改善できました。それでもまだ共振点が残っています。そこで、6つのグランドビアの配置を変えて共振点が無くなるか、試行錯誤することにしました。「カット&トライ」のようで、あまり褒められた方法ではありませんが、せっかくシミュレータがあるのでトライすることにしました。
 いくつかのパターンを試したところ、図5の配列がベストと分かりました。
best_6holes_nearby_VIA.jpg
図5 Sパラメータを最適化した6個のグランドビアの配置
 この配置の時のSパラメーターが図6です。
Best_S_Parameters.jpg
図6 図5の配列で、最良のSパラメータを得た。これなら文句はないはず。
 さて、これで一安心と思ったのですが、ふとレイアウトを見直して「これは現実とは違う」と気がつきました。その件に関しては、次回をお楽しみに。
Part3に戻るにはここをクリック             Part5に進むにはここをクリック

ビアのあるマイクロストリップラインの特性解析 Part 3

 前回までで、ビアのあるマイクロストリップラインの特性に関するシミュレーションの基本は出来たと思います。 

 ですが、まだ共振点が残っているのでこれを無くす必要があります。そこで、レイアウトモデルを以下のように見直しました。
 
1.今までは、グランド面(L2、L3)を、それぞれL1とL4の対になる部分にしか配置していなかった(図1)のを、L1の下にもL3を、L4の上にもL2を配置した(図2)
Cross_section_1.jpg
図1 従来のシミュレーションで使ったビアのクロスセクション 一部グランドが無い
Cross_section_2.jpg
図2 今回からシミュレーションで使うビアのクロスセクション 全ての層にグランドがある
 
2.ビアの形状を長方形であったのを、円形形状にした(より現実に近いものとした)(図3)
connect_lines_by_round_via.jpg
 図3 ビアの形状を丸形にした
 
3.コネクタ近辺に、全グランド面(L2とL3)を接続するビアをもうける(これも現実の回路に近づける為)(図4)
via_nearby_connector.jpg
 図4 コネクタのすぐそばにグランドビアを打つ
 
 これらの対策を行って、まずはL1とL4間のラインの接続に丸形ビアをつけたときの、S21とS11を計算してみました。その結果が図5です。
S21_S11_dara_of_1_round_via.jpg
図5 L1とL4のラインを1個の丸形ビアで接続したときのSパラメータ
 
 正直なところ、これでは使い物になりません。ではどうするか?実は、Part2で紹介したモデルでは、ビアの周りのグランドは相互に接続されており、ビアに沿って縦方向にも電流が流れるようになっていたのです。その為、電流分布が以下の図6のようになっていました。
3d_current.jpg
図6 ビア付近の電流分布。マイクロストリップラインのビアの周りにもグランドがあるのが分かる。
 今回もこれを行います。その為には、マイクロストリップラインをL1からL2に接続するためのビアの他に、そのビアの周りにもグランドを相互に接続するビアを打ちます。その様子が図7です。 
via2_nearby_via_of_microstr.jpg
図7 L1からL4へわたるマイクロストリップラインのビアの近傍にグランドビアを打つ
 
 この時のSパラメータが図8です。
via2_near_via_of_microstrip.jpg
 図8 グランドビアを追加することによる周波数特性の変化
Part 2に戻るには、こちらを押してください。
Part 4に進には、こちらを押してください。

ビアのあるマイクロストリップラインの特性解析 Part 2

 前回は、とりあえず中間にビアがあって、第1層から第4層へと変わるマイクロストリップラインの特性を、Genesysを使ってシミュレーションするための方法を示しました。
 実はこのやり方は、私が参加したアジレントテクノロジー様主催の
ジレントEEsof EDA フォーラム2008でお会いした、Genesys専任のアプリケーションエンジニアに教えていただいた方法です。フォーラム参加時、お互いに時間があったので、そのアプリケーションエンジニアの方に別室で手取り足取り教えていただきました。
 
 アジレントのUさん、本当にありがとうございました。
 
 これからの目標は、この形状をひな形にして、前回見られた共振点を無くし、リーズナブルな特性を持つマイクロストリップラインの形状を見つける事とします。
 まず考えるべきは、なぜこのような共振点が出来たかです。
 
 最も考えられるのは、ビアの部分が分布定数回路ではなく、集中定数回路部品、すなわちインダクタンス成分にみえている、ということでしょう。
 
 前回の図(図1として再掲)ビアの部分の金属(グランド)の抜きが多いように感じます。つまり、分布定数回路をミクロでみると、小さなインダクタンスが直列に接続され、そのインダクタンスとグランド間にキャパシタンスが並んでいるということになっているのですが、この構造が大きく崩れているのではないか、と考えました。
 
Close_look.jpg
 図1 最初のシミュレーションの形状 マイクロストリップラインとグランドの間隙は0.2mm
 そこで、伝送線路とグランド間のキャパシタンス成分を増やして、集中定数回路的にみえるようにするため、ビア部分のマイクロストリップラインとグランド間の距離を、0.2mmから、0.1mmにしてみました(図2)
 
narrow_gap.jpg
図2 マイクロストリップラインとグランドの間隔を0.1mmにした
 その時のSパラメータが図3です。
narrow_gap_S_parameter.jpg
図3 図2の形状時のSパラメーター
 
 やはり2.5GHz付近に共振点はあるものの、S21のデータが若干よくなり、S11は共振点における値はあまり変化はないものの、全体的に良い方向(値が小さくなっている)に向かっています。
 
 そこで、縦方向だけでなく、横方向のギャップも狭くしてみたらどうなるかシミュレーションすることにしました。
 0.65mmのギャップを0.15mmまで狭くしてみたのです。その時の形状が、図4です。
 
most_narrowest_gap.jpg
図4 ギャップを0.15mm x 0.1mmとした
 
 図4の形状でシミュレーションを行った結果が図5です。
 
most_narrowest_gap_S_para2
図5 共振点が高い周波数に移動したがあまり改善は無かった
 
 共振点は高いところに移動したものの、残念ながら良い結果は得られませんでした。その後、いろいろとギャップを変えてみたのですが、あまり良い結果が得られません。とにかく共振点が消えないのです。
 
 そこで、シミュレーションに使っているモデルを考え直すことにしました。特に、今回のモデルの場合は、計算時間を高速にするため、L1の下にあるのは、誘電体層とL2だけで、その下の誘電体層やL3は無いことになっています。L4層も同様です。
 ビアの部分は、全ての層を横断するわけですから、全ての金属層及び誘電体層の影響があるはずです。
 
 最終的にモデルを作り直すことにしました。
 
 Part1に戻るにはこちらをクリック        Part3へ進むにはこちらをクリック